型号：JH AD-DDS-6672

特点

• 以TMS320C6672+FPGA为核心的信号处理模块；
• 一片AD9650实现两路AD采集；
• AD采样频率105MHZ，分辨率16bit；
• 一片AD9914实现一路DDS输出；
• 板载一片XC7K325T-FFG9002I，外接32bit 1GB DDR3缓存；
• 板载一片TMS320C6672，兼容TMS320C6678，外接32bit 1GBDDR3缓存；
• DSP和FPGA之间采用EMIF和4XSRIO总线；
• SRIO传输速率2.5G和3.125Gbps可选；
• 单独5V供电，功耗16W左右；
• 多路RS422串口；
• 导冷散热。